IntelX86CPU系列的寄存器

IntelX86CPU系列的寄存器從8086到x64架構：全面解析CPU內部寄存器的功能、演進與應用Contents目錄IntelX86CPU系列的寄存器01寄存器基礎與CPU架構演進02通用寄存器體系詳解03標志寄存器與指令指針04段寄存器與內存尋址05控制寄存器與系統(tǒng)管理06調試、任務與MSR寄存器CHAPTER01寄存器基礎與CPU架構演進從馮·諾伊曼體系到x86/x64：理解寄存器的本質與設計哲學CPUARCHITECTURE什么是寄存器寄存器是CPU內部最快速的存儲單元，作為運算的"工作臺"暫存數(shù)據(jù)、地址和控制信息。x86架構采用CISC路線，提供了豐富且多樣化的寄存器體系來支撐復雜指令的執(zhí)行，理解寄存器是理解CPU底層工作原理的第一步。IntelCPU芯片微架構示意01寄存器是CPU內部的小型高速存儲區(qū)域，訪問速度比L1緩存快數(shù)倍，每個寄存器通常僅容納32位或64位數(shù)據(jù)02寄存器用于暫存參與運算的操作數(shù)、中間結果、內存地址及CPU運行狀態(tài)信息，是指令執(zhí)行的直接操作對象03x86架構屬于復雜指令集（CISC），提供了遠超RISC架構的寄存器種類和數(shù)量，以支持豐富的指令功能04從馮·諾伊曼體系到現(xiàn)代超標量處理器，寄存器始終是CPUdatapath中ALU運算的直接數(shù)據(jù)來源和結果歸宿ARCHITECTUREEVOLUTIONx86架構演進與寄存器擴展x86架構從1978年8086的16位寄存器起步，歷經80386的32位擴展和x86-64的64位飛躍，始終保持向后兼容。011978年Intel8086：8個16位通用寄存器（AX/BX/CX/DX/SI/DI/BP/SP），奠定了x86寄存器命名的基礎021985年80386：寄存器擴展至32位（EAX-ESP），新增段寄存器FS/GS及CR0-CR3控制寄存器，引入保護模式和分頁機制032003年AMDx86-64：寄存器擴展至64位（RAX-RSP），新增R8-R15共8個通用寄存器，GPR總數(shù)從8個翻倍到16個04向后兼容設計：64位模式下仍可通過EAX/AX/AL等方式訪問32位、16位和8位子寄存器，確保舊代碼無需修改即可運行Intel8086處理器·x86架構的起點（1978）RegisterArchitecturex86寄存器分類全景x86/x64架構包含通用寄存器、標志寄存器、指令指針、段寄存器、控制寄存器、調試寄存器、描述符寄存器、任務寄存器和MSR寄存器九大類別。用戶態(tài)寄存器通用寄存器：8個(x86)或16個(x64)用于數(shù)據(jù)運算與參數(shù)傳遞標志寄存器：記錄運算狀態(tài)及控制CPU運行模式指令指針：存儲下一條待執(zhí)行指令的虛擬地址GPR·EFLAGS·RIP系統(tǒng)態(tài)寄存器段寄存器：實模式段基址，保護模式段選擇子索引控制寄存器：管理分頁機制與保護模式啟用調試寄存器：支持硬件斷點與內存訪問監(jiān)控SEG·CR·DR擴展管理寄存器描述符寄存器：存儲GDT、LDT、IDT的基址與界限任務寄存器：指向TSS，支持硬件級任務切換MSR寄存器：配置性能監(jiān)控、溫度管理和安全擴展GDTR·TR·MSRCHAPTER02通用寄存器體系詳解從EAX到R15：深入理解每個通用寄存器的功能、約定與最佳實踐x86Architecture·GeneralPurpose32位通用寄存器（x86）x86架構的8個32位通用寄存器各有傳統(tǒng)用途約定：EAX作為累加器和返回值載體，ECX充當循環(huán)計數(shù)器，ESP/EBP管理函數(shù)調用棧幀，ESI/EDI服務于字符串批量操作。x8632位通用寄存器速查表寄存器全稱典型用途調用約定EAXAccumulator算術運算、函數(shù)返回值、I/O調用者保存EBXBase基址尋址、數(shù)據(jù)存取被調用者保存ECXCounter循環(huán)計數(shù)、移位操作調用者保存EDXData乘除輔助、I/O端口地址調用者保存ESISourceIndex字符串源地址被調用者保存EDIDestIndex字符串目標地址被調用者保存EBPBasePointer棧幀基址、局部變量定位被調用者保存ESPStackPointer棧頂指針、push/pop操作特殊管理8個32位通用寄存器的名稱、用途和函數(shù)調用約定對照，其中調用者保存的寄存器在函數(shù)調用前需要由調用方備份。Architecturex64架構寄存器擴展x64架構將通用寄存器從8個擴展到16個、位寬從32位擴展到64位，不僅提升了單次運算能力，更從根本上改變了函數(shù)參數(shù)傳遞方式——從棧傳遞為主轉為寄存器傳遞為主。0164位命名規(guī)則：EAX→RAX、EBX→RBX……所有原32位寄存器加R前綴擴展為64位，低32位仍可通過原名訪問02新增R8-R15共8個通用寄存器，使GPR總數(shù)達到16個，大幅緩解32位時代寄存器不夠用的窘境03Windowsx64調用約定：前4個參數(shù)使用RCX/RDX/R8/R9傳遞，其余參數(shù)通過棧傳遞，返回值使用RAX04Linuxx64調用約定（SystemVABI）：前6個參數(shù)使用RDI/RSI/RDX/RCX/R8/R9傳遞，效率更高Intel64位處理器·x64架構當代硬件載體REGISTERARCHITECTURE子寄存器層次化訪問機制x86/x64架構支持對通用寄存器的層次化子寄存器訪問：64位→32位→16位→8位，體現(xiàn)了從8086到x64逐代兼容的設計哲學。特別注意：在x64模式下寫入32位子寄存器會自動清零高32位，而寫入16位或8位子寄存器則保持高位不變。層次化訪問結構01RAX(64位)→EAX(低32位)→AX(低16位)→AH(高8位)/AL(低8位)，形成四級訪問層次64→32→16→8bit02EBX/ECX/EDX同樣支持完整的四級子寄存器訪問，ESI/EDI/EBP/ESP僅支持32位和16位兩級通用vs指針寄存器x64模式下的關鍵規(guī)則01寫入32位子寄存器（如MOVEAX,5）會自動將RAX高32位清零，即RAX=0x000000000000000532位寫入→高位自動清零02寫入16位子寄存器（如MOVAX,5）僅修改低16位，RAX的高48位保持不變16/8位寫入→高位不變03新增的R8-R15寄存器可通過R8D/R8W/R8B訪問其32位、16位和8位子寄存器R8–R15擴展寄存器STACKFRAME棧幀管理：ESP/RSP與EBP/RBPESP/RSP和EBP/RBP構成了x86函數(shù)調用棧幀管理的核心：RSP始終指向棧頂，隨push/pop動態(tài)變化；RBP作為棧幀基址提供穩(wěn)定的參考點，通過"RBP+偏移量"可靠地定位局部變量和函數(shù)參數(shù)。調試匯編代碼的底層工作場景01函數(shù)入口標準序言（Prologue）：PUSHEBP→MOVEBP,ESP→SUBESP,N，三步建立新棧幀并分配局部變量空間02函數(shù)出口標準收尾（Epilogue）：MOVESP,EBP→POPEBP→RET，三步恢復調用者棧幀并返回03局部變量定位：通過EBP-4、EBP-8等負偏移訪問棧上的局部變量，正偏移EBP+8、EBP+12訪問傳入?yún)?shù)04x64優(yōu)化：現(xiàn)代編譯器可省略RBP框架指針（-fomit-frame-pointer），將RBP釋放為通用寄存器以提升性能CALLINGCONVENTIONS函數(shù)調用約定與寄存器保存規(guī)則x86/x64調用約定將寄存器分為調用者保存和被調用者保存兩類，通過明確的責任分工確保函數(shù)調用的正確性。調用者保存Caller-SavedEAX/ECX/EDX被調用函數(shù)可自由覆蓋其值而無需備份，適合存放臨時計算結果PUSH/POP機制調用方在調用前若需保留值，必須主動PUSH到棧上，調用后POP恢復R8–R11(x64)x64新增寄存器同屬此類，擴大了可自由使用的寄存器池被調用者保存Callee-SavedEBX/ESI/EDI/EBP函數(shù)若使用則必須在入口處PUSH、出口處POP，保證調用前后值不變R12–R15(x64)x64新增寄存器同屬此類，為跨調用保持值的變量提供更多選擇RSP特殊管理由調用約定特殊管理，x64要求始終保持16字節(jié)棧對齊CHAPTER03標志寄存器與指令指針EFLAGS/RFLAGS與EIP/RIP：CPU狀態(tài)追蹤與指令流控制的核心EFLAGS·STATUSFLAGSEFLAGS狀態(tài)標志位詳解EFLAGS寄存器的狀態(tài)標志位（CF/ZF/SF/OF/PF）由CPU在每條算術和邏輯指令執(zhí)行后自動設置，它們構成了條件跳轉指令的判斷基礎。EFLAGS核心狀態(tài)標志位標志名稱設置條件關聯(lián)跳轉CF進位標志無符號運算結果超出位寬（進位/借位）JC/JNC/JA/JBZF零標志運算結果為零JZ/JNZ/JE/JNESF符號標志運算結果最高位為1（負數(shù)）JS/JNSOF溢出標志有符號運算結果超出可表示范圍JO/JNO/JG/JLPF奇偶標志結果最低字節(jié)中1的個數(shù)為偶數(shù)JP/JNPAF輔助進位低4位向高4位產生進位（BCD運算用）DAA/DAS指令6個核心狀態(tài)標志位的設置條件和關聯(lián)的條件跳轉指令，CF和OF分別對應無符號和有符號溢出判斷。CPUArchitecture·RegistersEFLAGS控制標志與系統(tǒng)標志EFLAGS中的控制標志（DF）和系統(tǒng)標志（IF/TF/IOPL/VM/AC）不記錄運算狀態(tài)，而是控制CPU的運行行為：DF決定字符串操作方向，IF管理中斷響應，TF實現(xiàn)單步調試，IOPL限制I/O權限，VM切換虛擬8086模式。這些標志是操作系統(tǒng)管理硬件資源的關鍵接口。控制標志01DF（方向標志）：DF=0時字符串操作地址遞增，DF=1時遞減；CLD/STD指令分別清除和設置DF02IF（中斷允許標志）：IF=1允許響應可屏蔽中斷（INTR），IF=0屏蔽；CLI/STI指令控制，僅Ring0可修改系統(tǒng)標志03TF（陷阱標志）：設置后CPU每執(zhí)行一條指令觸發(fā)#DB異常，實現(xiàn)單步調試功能04IOPL（I/O權限級別）：2位字段定義執(zhí)行IN/OUT指令所需的最低特權級，保護I/O端口安全05VM（虛擬8086模式）：在保護模式下模擬實模式環(huán)境，允許運行16位DOS程序06AC（對齊檢查）：啟用后對未按自然邊界對齊的內存訪問觸發(fā)異常，用于檢測編程錯誤CPURegister·InstructionPointer指令指針EIP/RIPEIP/RIP是CPU執(zhí)行的'指路明燈'，始終指向下一條待執(zhí)行指令的虛擬地址，是崩潰分析的首要線索。01指令地址存儲：EIP（32位）/RIP（64位）存儲下一條待執(zhí)行指令的虛擬地址，CPU取指后自動遞增相應字節(jié)數(shù)02CALL跳轉機制：先將返回地址PUSH入棧，再將目標地址寫入EIP實現(xiàn)跳轉03RET返回機制：從棧頂POP一個地址寫回EIP，使程序流回到CALL之后的位置繼續(xù)執(zhí)行04斷點調試攔截：調試器通過硬件斷點或軟件斷點（INT3替換）攔截EIP到達特定地址05崩潰定位線索：coredump中EIP/RIP的值直接指示崩潰時正在執(zhí)行的指令位置軟件工程師使用調試器分析程序崩潰場景CHAPTER04段寄存器與內存尋址從實模式分段到保護模式GDT：理解x86內存管理的演進之路IntelX86Architecture實模式段寄存器與分段尋址實模式下x86采用"段基址×16+偏移量"的分段尋址機制，用16位段寄存器配合16位偏移量實現(xiàn)20位物理地址（1MB尋址空間）。分段尋址原理01物理地址

=段寄存器值×16+偏移量，例如CS=0x1000,IP=0x0020→物理地址0x1002002同一物理地址可由多個段:偏移對表示，如0x1000:0x0020與0x0FF0:0x0120指向同一位置六個段寄存器的分工CS代碼段：與IP配合確定下一條指令地址，CPU自動使用CS:IP取指DS數(shù)據(jù)段：默認數(shù)據(jù)訪問段，MOVAX,[BX]等操作隱式使用DSSS棧段：與SP配合確定棧空間位置，PUSH/POP操作隱式使用SS:SPES/FS/GS附加段：字符串操作可用ES，F(xiàn)S/GS常用于操作系統(tǒng)特殊數(shù)據(jù)結構定位SEGMENTMECHANISM保護模式段機制與GDT保護模式下段寄存器存儲16位段選擇子而非段基址，通過索引GDT/LDT獲取包含32位基址、界限和權限的8字節(jié)段描述符。這種間接尋址機制將尋址空間擴展到4GB，并通過DPL特權級檢查實現(xiàn)了內存保護。01段選擇子結構：16位中包含13位GDT/LDT索引、1位表指示（GDT或LDT）和2位請求特權級（RPL）02段描述符（8字節(jié)）：包含32位段基址、20位段界限、類型字段、DPL特權級、存在位和粒度標志03地址轉換流程：邏輯地址（段選擇子:偏移）→查GDT得段基址→段基址+偏移=線性地址→分頁→物理地址04DPL權限保護：CPU每次段訪問時比較CPL與DPL，若CPL>DPL（權限不足）則觸發(fā)一般保護異常#GP段選擇子與段描述符結構組成位寬功能說明段選擇子-索引13位GDT/LDT中的描述符編號（最多8192個段）段選擇子-TI1位0=使用GDT，1=使用LDT段選擇子-RPL2位請求特權級（0最高，3最低）段描述符-基址32位段在線性地址空間中的起始位置段描述符-界限20位段的最大偏移范圍（配合粒度位可達4GB）段描述符-DPL2位訪問該段所需的最低特權級段選擇子作為GDT索引獲取段描述符，描述符提供基址、界限和權限信息完成地址轉換與內存保護。SEGMENTREGISTERSx64長模式下的段寄存器簡化x64長模式基本廢棄了段式內存管理，CS/DS/ES/SS的基址強制為零、界限檢查被禁用，全面轉向分頁管理的64位平面地址空間。FS和GS通過MSR寄存器獲得獨立的64位基址能力，成為操作系統(tǒng)實現(xiàn)線程局部存儲和per-CPU數(shù)據(jù)結構的關鍵機制。01CS/DS/ES/SS段基址強制歸零、界限檢查禁用，邏輯地址直接等于線性地址，段機制名存實亡02FS/GS基址通過IA32_FS_BASE/IA32_GS_BASEMSR寄存器配置，支持完整64位地址空間03Windows使用GS:0指向當前線程的TEB（線程環(huán)境塊），用于快速訪問線程私有數(shù)據(jù)GS→TEB04Linux使用FS指向當前線程的task_struct，實現(xiàn)高效的線程局部存儲（TLS）訪問FS→TLSx64架構處理器運行的現(xiàn)代數(shù)據(jù)中心環(huán)境CHAPTER05控制寄存器與系統(tǒng)管理CR0-CR4與GDTR/IDTR：操作系統(tǒng)控制CPU核心功能的系統(tǒng)級接口ControlRegisterCR0：CPU運行模式總控CR0是x86最核心的控制寄存器，其PE位控制實模式到保護模式的切換，PG位啟用分頁機制實現(xiàn)虛擬內存，WP位保護只讀頁面不被內核意外寫入。CR0關鍵控制位位名稱功能說明Bit0PE保護模式啟用位：0=實模式，1=保護模式Bit1MP監(jiān)控協(xié)處理器：配合TS位控制WAIT/FWAIT指令與TS標志的交互Bit3TS任務切換標志：每次硬件任務切換時CPU自動置1，用于延遲FPU/SSE狀態(tài)保存Bit5NE數(shù)值錯誤報告：1=通過#MF異常報告x87FPU錯誤，0=通過外部中斷Bit16WP寫保護：1=Ring0也不能寫入只讀頁面，支持寫時復制機制Bit29NW非寫穿透：與CD位配合控制CPU緩存的寫策略Bit30CD緩存禁用：1=禁用CPU內部L1/L2緩存（僅在特殊維護場景使用）Bit31PG分頁啟用：1=啟用分頁機制，線性地址通過頁表轉換為物理地址CR0寄存器的8個關鍵控制位覆蓋了模式切換、分頁、緩存和FPU管理等CPU核心功能的啟用與配置。ControlRegistersCR2/CR3/CR4：分頁與擴展功能管理CR2自動記錄頁錯誤地址供OS處理缺頁異常，CR3存儲頁目錄基址是進程地址空間切換的核心，CR4管理PSE/PAE/SMEP/SMAP等擴展功能。三者協(xié)同支撐了虛擬內存管理和CPU安全擴展特性的完整實現(xiàn)。CR2與CR3CR2頁錯誤地址寄存器CPU發(fā)生#PF異常時自動寫入觸發(fā)錯誤的線性地址，OS據(jù)此判斷缺頁原因#PFHandlerCR3頁目錄基址寄存器存儲當前頁目錄表物理地址，進程切換時更新CR3即完成地址空間切換并刷新TLBTLBFlushCR4擴展功能控制Bit4PSE大頁支持啟用4MB大頁支持，減少頁表層級和大內存映射的TLB壓力4MBPagesBit5PAE物理地址擴展允許32位系統(tǒng)尋址超過4GB的物理內存（最多64GB）64GBMaxBit20SMEP內核執(zhí)行保護禁止Ring0代碼執(zhí)行用戶態(tài)頁面中的指令，防御ROP攻擊Anti-ROPBit21SMAP內核訪問保護禁止Ring0直接讀寫用戶態(tài)數(shù)據(jù)頁面，需顯式STAC指令解鎖STACGateSystemRegisters描述符表寄存器：GDTR/IDTR/LDTRGDTR和IDTR是保護模式下的核心系統(tǒng)寄存器：GDTR指向全局描述符表GDT，IDTR指向中斷描述符表IDT。TR指向當前任務的TSS段，支持硬件級任務切換。GDTR&IDTRGDTR48/80位16位界限+32/64位基址，通過LGDT指令加載，指向GDT中所有段描述符的起始位置IDTR48/80位16位界限+32/64位基址，通過LIDT指令加載，包含256個中斷/異常門描述符中斷響應流程中斷發(fā)生→中斷號×8作IDT偏移→取出處理程序地址→自動切換棧→跳轉執(zhí)行LDTR&TRLDTR16位局部描述符表寄存器，存儲當前任務的LDT段選擇子。每個任務可擁有獨立的LDT，實現(xiàn)不同任務間的段空間隔離與內存保護。任務級內存隔離機制TR16位任務寄存器，存儲當前TSS段選擇子。TSS中保存任務切換時需要恢復的完整寄存器狀態(tài)快照，支持x86硬件級多任務切換。硬件任務切換支持CHAPTER06調試、任務與MSR寄存器DR0-DR7硬件斷點、TSS任務管理與MSR模型特定寄存器的高級應用DEBUGREGISTERS調試寄存器DR0-DR7調試寄存器DR0-DR3提供4個硬件斷點地址槽位，DR7配置觸發(fā)條件，DR6反饋觸發(fā)狀態(tài)。硬件斷點不修改目標代碼字節(jié)，可設置在只讀區(qū)域，是調試器實現(xiàn)watchpoint的底層機制。斷點地址寄存器DR0–DR3DR0-DR3：各存儲一個線性地址，最多同時設置4個硬件斷點監(jiān)控位置無需修改目標代碼字節(jié)（區(qū)別于INT3軟件斷點），可監(jiān)控ROM和受保護內存區(qū)域控制與狀態(tài)寄存器DR6/DR7/DR4–DR5DR7（調試控制）：為每個斷點配置啟用/禁用、觸發(fā)條件（執(zhí)行/寫入/IO讀寫）和地址長度（1/2/4/8字節(jié)）DR6（調試狀態(tài)）：記錄哪個斷點被觸發(fā)及觸發(fā)原因，調試異常處理程序通過讀取DR6判斷命中情況DR4/DR5在CR4.DE=0時是DR6/DR7的別名，CR4.DE=1時訪問觸發(fā)#UD異常TASKMANAGEMENT任務寄存器TR與TSS任務寄存器TR指向當前任務的TSS段，雖然硬件任務切換在實際系統(tǒng)中幾乎不被使用，但TSS在現(xiàn)代操作系統(tǒng)中仍不可或缺：它提供Ring3→Ring0切換所需的內核棧指針，并在x64模式下通過IST機制為NMI等緊急中斷提供獨立的安全棧空間。01TR存儲當前TSS段選擇子，通過LTR指令加載，TSS中保存任務的寄存器快照和內核棧信息02硬件任務切換理論可行但實際罕見，現(xiàn)代OS均采用軟件上下文切換以獲得更好的性能控制03TSS核心用途——內核棧切換：從Ring3進入Ring0時，CPU自動從TSS讀取SS0:ESP0作為內核棧，防止用戶態(tài)偽造棧04x64IST（中斷棧表）：TSS中提供7個獨立棧指針，NMI和MCE等緊急中斷使用IST棧避免與當前棧沖突Linux內核代碼開發(fā)工作場景SYSTEMREGISTERSMSR：模型特定寄存器MSR（ModelSpecificRegister）是CPU型號相關的配置寄存器集合，通過RDMSR/WRMSR指令在Ring0訪問，數(shù)量可達數(shù)百個。MSR覆蓋性能監(jiān)控、電源管理、安全緩解、APIC配置等高級功能，是操作系統(tǒng)對CPU進行精細調優(yōu)和安全加固的核心接口。常用MSR寄存器實例MSR編號名稱功能說明0x1BIA32_APIC_BASE本地APIC基地址與啟用控制，支持多處理器中斷路由0xC0000080IA32_EFER擴展功能啟用寄存器，LME位啟用x64長模式0xC0000100IA32_FS_BASEFS段寄存器64位基地址，用于TLS和線程私有數(shù)據(jù)0xC0000101IA32_GS_BASEGS段寄存器64位基地址，WindowsTEB/Linuxper-CPU0x48IA32_SPEC_CTRL推測執(zhí)行控制，緩解Spectre/Meltdown側信道攻擊0xC1-C4IA32_PERFCTR0-1性能監(jiān)控計數(shù)器，統(tǒng)計指令數(shù)、緩存命中率等指標常用MSR寄存器涵蓋APIC配置、x64模式啟用、段基址設置、安全緩解和性能監(jiān)控等關鍵系統(tǒng)管理功能。VectorRegistersSSE/AVX向量寄存器：XMM/YMM/ZMMSSE/AVX/AVX-512引入XMM/YMM/ZMM向量寄存器，支持SIMD并行運算，是科學計算與AI推理的性能引擎，OS通過XSAVE/XRSTOR按需管理。寄存器演進01SSE（1999年）：引入16個128位XMM寄存器（x86下僅8個），支持4個單精度或2個雙精度浮點并行運算128-bitXMM02AVX（2011年）：擴展到256位YMM寄存器，XMM是YMM的低128位，吞吐量翻倍256-bitYMM03AVX-512（2016年）：擴展到512位ZMM寄存器，配合8個opmask寄存器實現(xiàn)帶掩碼的條件向量運算512-bitZMM系統(tǒng)管理要點01上下文切換開銷：每個線程的向量寄存器狀態(tài)可達數(shù)KB，OS使用XSAVE/XRSTOR按需保存修改過的部分XSAVE/XRSTOR02CR4.OSFXSR位：啟用后OS表明自己能夠管理SSE狀態(tài)，CPU才允許執(zhí)行SSE指令CR4.OSFXSR03x64調用約定：XMM0-XMM5屬于調用者保存，用于傳遞浮點參數(shù)XMM0–XMM5Summaryx86寄存器體系全景總結x86/x64寄存器體系涵蓋通用寄存器、標志寄存器、段寄存器、控制寄存器、調試寄存器、任務寄存器和MSR七大類，從用戶態(tài)運算到內核態(tài)管理形成完整的功能棧。掌握寄存器是理解匯編編程、操作系統(tǒng)原理、軟件調試和性能優(yōu)化的共同基礎。Knowledge核心知識脈絡Assembly通用寄存器+標志寄存器構成匯編編程基礎，理解函數(shù)調用約定和指令執(zhí)行邏輯Memory段寄存器+控制寄存器+描述符表寄存器構成內存管理基礎，理解保護模式和虛擬內存System調試寄存器+TSS+MSR構成系統(tǒng)管理基礎，理解調試原理、任務切換和硬件特性配置Practice實踐學習