數字電路與邏輯設計微課版（第9章）教案 可編程邏輯器件_第1頁
數字電路與邏輯設計微課版（第9章）教案 可編程邏輯器件_第2頁
數字電路與邏輯設計微課版（第9章）教案 可編程邏輯器件_第3頁
數字電路與邏輯設計微課版（第9章）教案 可編程邏輯器件_第4頁
數字電路與邏輯設計微課版（第9章）教案 可編程邏輯器件_第5頁
已閱讀5頁，還剩1頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

第9章可編程邏輯器件本章的主要知識點包括PLD的發展、FPGA和PLCD的發展和原理，以及基于FPGA的設計過程。參考學時2學時（總32學時時不講，課時為48課時可分配2學時）。教學目標（能力要求）能夠描述PLD的發展過程；能夠識別PROM、PLA和PAL的結構異同，并使用PROM、PLA和PAL進行電路設計；能夠解釋FPGA設計的方法和過程。教學重點PROM、PLA和PAL的結構異同及設計方法；了解FPGA設計的方法、步驟。教學難點基于FPGA設計的方法主要由獨立開設的《verilog語言》完成，課程教學階段要讓學生對實際電路和編程相對應。教學主要內容PLD概述（15分鐘）PLD的發展PLD的一般結構PLD電路表示法低密度可編程邏輯器件（60分鐘）復雜可編程邏輯器件（3分鐘）CPLD簡介CPLD典型器件現場可編程門陣列（4分鐘）FPGA簡介XilinxFPGA典型器件FPGA設計流程FPGA和CPLD對比（3分鐘）Vivado開發環境及設計流程（5分鐘）Vivado設計套件簡介Vivado設計套件中的FPGA設計流程教學過程與方法PLD概述（15分鐘）PLD的發展用一分鐘簡短介紹PLD的發展歷程。PLD的一般結構簡單介紹PLD的基本組成。PLD電路表示法簡單介紹PLD電路的表示方法。低密度可編程邏輯器件（60分鐘）介紹PROM的結構、類型及應用。介紹PLA的結構、類型及應用。介紹PAL、GAL的結構、類型。復雜可編程邏輯器件（3分鐘）CPLD簡介介紹CPLD的結構。CPLD典型器件介紹CPLD的典型器件。現場可編程門陣列（4分鐘）FPGA簡介介紹FPGA的結構。XilinxFPGA典型器件介紹FPGA的典型器件。FPGA設計流程介紹FPGA的設計流程。FPGA和CPLD對比（3分鐘）介紹FPGA和CPLD的對比。Vivado開發環境及設計流程（5分鐘）Vivado設計套件簡介介紹Vivado設計套件。

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論